Apakah Anda memahami dua aturan desain laminasi PCB?

Berikut ini contoh tumpukan dua lapis hingga delapan lapis:

• A. papan PCB satu sisi dan papan PCB dua sisi dilaminasi

Untuk dua lapis, karena jumlah lapisannya sedikit, tidak ada masalah laminasi.Pengendalian radiasi EMI terutama dipertimbangkan dari perkabelan dan tata letak;

Kompatibilitas elektromagnetik pelat satu lapis dan dua lapis menjadi semakin menonjol.Alasan utama fenomena ini adalah area loop sinyal yang terlalu besar, yang tidak hanya menghasilkan radiasi elektromagnetik yang kuat, tetapi juga membuat rangkaian sensitif terhadap gangguan eksternal.Cara paling sederhana untuk meningkatkan kompatibilitas elektromagnetik suatu saluran adalah dengan mengurangi area loop dari sinyal kritis.

Sinyal kritis: Dari perspektif kompatibilitas elektromagnetik, sinyal kritis terutama mengacu pada sinyal yang menghasilkan radiasi kuat dan peka terhadap dunia luar.Sinyal yang dapat menghasilkan radiasi kuat biasanya merupakan sinyal periodik, seperti sinyal jam atau alamat yang rendah.Sinyal sensitif interferensi adalah sinyal analog tingkat rendah.

Pelat lapisan tunggal dan ganda biasanya digunakan dalam desain simulasi frekuensi rendah di bawah 10KHz:

1) Rutekan kabel daya pada lapisan yang sama secara radial, dan minimalkan jumlah panjang saluran;

2) Saat berjalan, catu daya dan kabel ground, berdekatan satu sama lain;Letakkan kabel ground di dekat kabel sinyal kunci sedekat mungkin.Dengan demikian, area loop yang lebih kecil terbentuk dan sensitivitas radiasi mode diferensial terhadap interferensi eksternal berkurang.Ketika kabel ground ditambahkan di sebelah kabel sinyal, sirkuit dengan luas terkecil akan terbentuk, dan arus sinyal harus disalurkan melalui sirkuit ini, bukan jalur ground lainnya.

3) Jika itu adalah papan sirkuit dua lapis, itu bisa berada di sisi lain papan sirkuit, dekat dengan garis sinyal di bawah, di sepanjang garis sinyal ada kabel ground, garis selebar mungkin.Luas rangkaian yang dihasilkan sama dengan ketebalan papan sirkuit dikalikan dengan panjang saluran sinyal.

• B. Laminasi empat lapis 

1. Tanda tangan (PWR)-PWR (GND)-SIG; 

2. GND-SIG(PWR)-SIG(PWR)-GND; 

Untuk kedua desain laminasi ini, potensi masalah ada pada ketebalan pelat tradisional 1,6mm (62mil).Jarak lapisan akan menjadi besar, tidak hanya kondusif untuk mengontrol impedansi, sambungan antar lapisan, dan pelindung;Secara khusus, jarak yang besar antara strata catu daya mengurangi kapasitansi pelat dan tidak kondusif untuk penyaringan kebisingan.

Untuk skema pertama, biasanya digunakan jika jumlah chip di papan banyak.Skema ini bisa mendapatkan kinerja SI yang lebih baik, namun kinerja EMI tidak begitu baik, yang sebagian besar dikendalikan oleh kabel dan detail lainnya.Perhatian utama: Formasi ditempatkan di lapisan sinyal dari lapisan sinyal paling padat, kondusif untuk penyerapan dan penekanan radiasi;Tingkatkan luas pelat untuk mencerminkan aturan 20H.

Untuk skema kedua, biasanya digunakan ketika kepadatan chip pada papan cukup rendah dan terdapat area yang cukup di sekitar chip untuk menempatkan lapisan tembaga daya yang diperlukan.Dalam skema ini, semua lapisan terluar PCB adalah lapisan, dan dua lapisan tengah adalah lapisan sinyal/daya.Catu daya pada lapisan sinyal disalurkan dengan garis lebar, yang dapat membuat impedansi jalur arus catu daya menjadi rendah, dan impedansi jalur mikrostrip sinyal juga rendah, dan juga dapat melindungi radiasi sinyal bagian dalam melalui bagian luar. lapisan.Dari sudut pandang kontrol EMI, ini adalah struktur PCB 4 lapis terbaik yang tersedia.

Perhatian utama: dua lapisan tengah sinyal, jarak lapisan pencampuran daya harus dibuka, arah garis vertikal, hindari crosstalk;Area panel kontrol yang sesuai, mencerminkan aturan 20H;Jika impedansi kabel ingin dikontrol, letakkan kabel dengan sangat hati-hati di bawah pulau tembaga pada catu daya dan ground.Selain itu, catu daya atau peletakan tembaga harus dihubungkan semaksimal mungkin untuk memastikan konektivitas DC dan frekuensi rendah.

• C. Laminasi enam lapis pelat

Untuk desain kepadatan chip yang tinggi dan frekuensi clock yang tinggi, desain papan 6 lapis harus dipertimbangkan.Metode laminasi direkomendasikan:

1.SIG-GND-SIG-PWR-GND-SIG; 

Untuk skema ini, skema laminasi mencapai integritas sinyal yang baik, dengan lapisan sinyal berdekatan dengan lapisan pentanahan, lapisan daya berpasangan dengan lapisan pentanahan, impedansi setiap lapisan perutean dapat dikontrol dengan baik, dan kedua lapisan dapat menyerap garis magnet dengan baik. .Selain itu, ini dapat memberikan jalur balik yang lebih baik untuk setiap lapisan sinyal dalam kondisi pasokan dan pembentukan daya lengkap.